Debussy 與 fsdb檔

用ModelSim跑sim,配合Debussy的PLI可dump出fsdb檔

除了最基本的 $fsdbDumpfile 與 $fsdbDumpvars 之外
一個實用的東西... 切割過大的fsdb檔 (其實應該說是"切換"?)

Debussy reference裡這麼稱呼 => limit FSDB size
指令有
$fsdbSwitchDumpfile
$fsdbAutoSwitchDumpfile
$fsdbDumplimit
$fsdbSuppress

我想,比較實用的可能是前面兩個指令,避免產生單一個過大的waveform檔
syntax:
$fsdbSwitchDumpfile("＜FSDB name＞");
$fsdbAutoSwitchDumpfile(file_size, "＜FSDB name＞",
number_of_file [, "＜log filename＞"] );

第二個指令是依檔案大小自動切割/切換
如果希望以simulation time來做切換標準的話,就要用第一個指令

VGA與螢幕解析度

VGA => Video Graphics Array

兩篇Wiki上的文章
一篇講的是 VGA
另一篇講的是 各種螢幕解析度與英文縮寫的對照


感覺中文雖是繁體字,但是從對岸口吻硬翻的 orz...
看英文原文可能比較有參考價值

CIC 及 期刊(eNews)

CIC => 國家晶片系統設計中心
(National) Chip Implementation Center
http://www.cic.org.tw

CIC的期刊 (eNews, 月刊)
http://www.cic.org.tw/cic_v13/tpd/enews/main.jsp
裡面常有不錯的專題介紹,像是...
STA的介紹, 低功率IC design...等

應該要從頭開始抓回來看看

ASIC, FPGA, and CPLD

又是來自DIGITIMES的一篇不錯文章

FPGA vs. ASIC：是競爭或互補？

雖然它主要講的是,現今開發IC的流程中
FPGA與ASIC的角色關係
不過我反而是被前面幾段講FPGA與CPLD差異那邊給吸到了 XD

FPGA => 高閘數 / 分段式佈線結構 / 適合循序邏輯 /
　　　　　改變內部電路佈線(logic gate編程) /
　　　　　外部需搭配記憶元件(採用SRAM技術)

CPLD => 低閘數 / 連續式佈線結構 / 適合組合邏輯 /
　　　　　修改具有固定內部連線電路的邏輯功能(logic block編程) /
　　　　　外部不需另外的記憶元件(採用EEPROM或flash技術)
----
名詞縮寫
ASIC => application-specific integrated circuit
FPGA => field programmable gate array
CPLD => complex programmable logic device